Opções de binário codificado decimal vs binário

(,) 1954 R. A. ANDERSON ETAL 3.160.872 DECIMAL CODIFICADO BINÁRIO Para TRADUTOR BINÁRIO Arquivado em 21 de Setembro de 1960 2 Folha de Folhas 2 FIG. 4 Patente dos Estados Unidos da América 3 160 872 Patenteada em 8 de Dezembro de 1964 3 163 872 DECLH BALINARIA DE TRABALHO CURADO Robert A. Anderson, Springfieid, Mass, e David T. Brown, Poughlreepsie, NY cedentes à International Business Machines Corporation, Nova Iorque, NY a Corporação de Nova York Arquivado 21 de setembro de 1950, Ser. 57.493 7 Reivindicações. (Cl 40-47) Esta invenção refere-se a um tradutor e mais particularmente a um conversor de decimal para binário codificado em binário utilizado no endereçamento de memória tridimensional. Certos fabricantes de computadores, no momento atual, estão produzindo memórias de computadores digitais como uma unidade padrão e completa. Esta unidade conteria uma matriz tridimensional de núcleos magnéticos ou outros dispositivos biestáveis, um registo de endereços, uma matriz de comutação de descodificação de endereços, amplificadores de detecção e um registo de memória tampão para receber uma palavra de computador endereçada. As unidades de memória padrão são produzidas principalmente para além de sistemas de computador existentes para ampliar esses sistemas. Alguns computadores digitais operam em um modo chamando para o tipo de operação binária inteiramente reta. Esses computadores operam em palavras de computador de ordem múltipla em notação binária direta. Outros computadores digitais podem operar no que é conhecido como o modo de operação decimal codificado em binário. Neste caso, uma palavra de computador pode consistir em vários caracteres, cada um dos quais codificado no sistema decimal codificado binariamente. Actualmente, a prática tem sido a concepção de uma unidade de memória para o computador digital binário e uma unidade de memória separada para um computador digital decimal codificado em binário. Grandes economias de tempo e despesa de fabricação e, portanto, custo de computador, seriam realizadas se uma única unidade de memória padrão pudesse ser usada tanto com sistemas de computação decimais lineares binários como binários. De modo a tornar uma unidade de memória concebida para utilização com um computador digital binário rectilíneo útil num sistema de computação decimal codificado binariamente, deve ser feita uma tradução entre um endereço de memória no sistema decimal codificado binário para um endereço binário linear. Antes desta invenção, uma tradução teria sido feita a partir de um endereço decimal codificado em binário para um endereço binário utilizando um dos vários tradutores conhecidos. Um método de tradução é conhecido na técnica anterior que requer uma conversão em série demorada que regenera um número binário igual a um número decimal codificado em binário. São conhecidos outros sistemas que operam de forma paralela que requer o uso de vários níveis lógicos incluindo aditivos complexos completos e meio aditivos e outra lógica. A despesa envolvida na utilização de qualquer um dos dois sistemas mencionados reduz grandemente quaisquer economias que possam ser realizadas na utilização de uma única unidade de memória padrão. É um objectivo primário desta invenção proporcionar um endereço decimal codificado binário para um conversor de endereços binário com uma velocidade e simplicidade nunca antes realizadas na técnica anterior. É outro objectivo desta invenção proporcionar um tal tradutor que opera numa base paralela requerendo apenas dois níveis de lógica simples. Ï¿½tamb� um objecto desta inven�o proporcionar um tradutor em que certos d�itos bin�ios de uma ordem decimal codificada bin�ia sejam transferidos directamente para um registo bin�io deixando apenas um n�ero m�imo de d�itos bin�ios nas ordens decimais codificadas em bin�io a serem traduzidos. Estes e outros objectivos são conseguidos numa concretização específica da invenção em que um endereço decimal codificado em binário num primeiro registo é traduzido para um endereço binário linear num segundo registo transferindo directamente, pelo menos, o dígito binário de ordem inferior de cada ordem decimal codificada binária Diretamente para ordens correspondentes predeterminadas de um registro binário. Os dígitos binários remanescentes da ordem decimal codificada binária de ordem mais elevada são também directamente transferidos para ordens predeterminadas correspondentes do registo binário. Os restantes dígitos binários das outras ordens decimais codificadas binariamente são combinados logicamente para produzir uma combinação única de dígitos binários nas ordens restantes do registo binário de acordo com cada permutação possível dos dígitos binários restantes. Embora a invenção tenha sido particularmente ilustrada e descrita com referências a uma sua forma de realização preferida, será entendido pelos especialistas na técnica que podem ser feitas várias alterações na forma e detalhes nela sem se afastar do espírito e do âmbito da invenção. FIG. 1 é um diagrama de blocos mostrando um tradutor entre um registo de endereço de memória decimal codificado binário e um registo de endereço binário e indica aqueles dígitos decimais codificados em binário inseridos directamente no registo binário e aqueles dígitos que são traduzidos. FIG. 2 é uma tabela mostrando as possíveis combinações que os dígitos binários a serem traduzidos podem assumir. FIG. 3 é uma tabela de matriz mostrando a relação entre as linhas que entram e saem do conversor ilustrado na FIG. A FIG. 4 mostra a lógica necessária para realizar as relações mostradas na FIG. 3. A FIG. 1 mostra uma concretização real e preferida da invenção e inclui um registo de endereço de memória decimal codificado binário de várias ordens 1t). Existem cinco ordens decimais codificadas em binário no registo 10, cada uma das quais codificada com dígitos binários 1-2-4-8. As ordens decimais codificadas em binário são identificadas como unidades (U), lOs (T), s (H), 1000 (TH) e 10.000 (TTH). Na concretização preferida da invenção, a ordem das unidades do registo 10 energiza um grupo de circuitos lógicos incluindo um circuito OR 11, um circuito AND 12 e um circuito OR 13 que é operativo para indicar a magnitude do número decimal na posição das unidades. OU o circuito 13 produz um binário lógico 1 quando o número decimal é maior que 4. O motivo para isso será explicado mais claramente mais tarde. A saída do circuito GR 1 e o dígito binário de ordem mais baixa das ordens decimais T, H e TH e todos os dígitos binários da ordem decimal TTH estão conectados diretamente a ordens correspondentes e pré-segredo de um registro binário 15. Os restantes 9 dígitos binários das ordens decimais T, H e TH do registro 10 entram em um conversor 2 O tradutor 2t) atua em cada permutação das 9 linhas de entrada e apresenta ao registrador binário 15 uma combinação única de bits binários na saída 7 Linhas. O registo binário 15 representa um registo de endereços de memória contido numa unidade de memória tridimensional padrão. Cada combinação única de dígitos binários introduzida no registo 15 irá endereçar uma localização de memória particular através de uma matriz de comutação de descodificação contida na unidade de memória. Um ambiente representativo para a presente invenção pode ser encontrado em US. Patente 2.960.683-Data Coordinatorby R. A. Gregory et al. Que divulga uma memória tridimensional e meios de endereçamento associados. A FIGURA 6 da patente acima apresenta um contador de endereços binário 112 e 124 e um registo de endereços binário 132. A presente invenção modificaria a FIGURA 6 da patente acima substituindo o contador de endereços binário 112 e 124 pelo registador decimal codificado em binário da FIGURA 1. O registo binário 15 da FIG. 1 corresponde ao registo binário 132 na patente. O presente invento, tradutor 20 da FIG. 1, seria - em 16.384 localizações endereçáveis. 3 colocado entre o registo decimal codificado binariamente e o registo de endereços binários rectos. A forma de realização preferida desta invenção encontrou utilização real com uma unidade de memória padrão originalmente concebida para um sistema de cálculo binário linear. A matriz de núcleo tridimensional que atua como a memória consiste em trinta e cinco planos de núcleo capazes de armazenar palavras. As 16.384 localizações podem ser identificadas e localizadas por 128 coordenadas X e 128 coordenadas Y. No sistema binário, portanto, o registrador de endereço de memória binária é necessário para fornecer 14 linhas binárias. Seriam necessárias sete linhas binárias para endereçar uma coordenada de um plano de núcleo e sete linhas binárias seriam necessárias para endereçar uma segunda coordenada de cada plano de núcleo. As sete linhas binárias para cada coordenada seriam apresentadas a uma matriz de comutação que proporcionaria 128 (2 entradas para cada plano de núcleo para uma coordenada particular O tradutor da presente invenção foi posto em prática com um sistema de computação decimal codificado em binário que Opera em palavras de computador que consistem em cinco caracteres Cada um dos cinco caracteres que compõem a palavra de computador consiste em 4 posições decimais codificadas binárias e três posições de zona Os trinta e cinco planos da unidade de memória padrão fornecerão, por conseguinte, numa única posição de endereço , Um grupo de 5 caracteres decimais binários codificados para constituir uma palavra de computador decimal codificada binária de 35 posições .. O registo de endereço de memória decimal codificado binário 10 é capaz de identificar 80 000 caracteres decimais codificados em binário A posição de unidades (U) do decimal codificado em binário O registrador 10 identificará grupos adjacentes de 5 caracteres decimais codificados em binário. O endereço decimal codificado em binário é necessário apenas para identificar um cálculo R grupo de palavras de 5 caracteres binários codificados decimais para ler essa localização da memória. Deste modo, os circuitos lógicos 11, 12 e 13 proporcionam uma indicação binária para o registo de endereço de memória binária 15 indicando que o caractere decimal binário codificado particular está no grupo de 5 caracteres de -4 ou -9. Se o caractere decimal codificado binário identificado for menor que 5, um 0 binário seria inserido na posição 6 predeterminada do registrador binário 15. Se o caracter decimal codificado binário identificado fosse 5 ou mais, a próxima posição de memória adjacente seria endereçada inserindo um Binário lógico 1 na posição 6 do registrador binário 6. Assim, pode ser visto que o registro de endereço de memória decimal codificado em binário 10, capaz de identificar 80.000 posições decimais codificadas em binário é apenas necessário para indicar 16.000 posições de memória binárias. A teoria por trás do conceito inventivo da presente invenção pode ser melhor vista em relação com as FIGs. 2 e 3 e a tabela abaixo que representa as combinações de bits possíveis de uma ordem decimal codificada binária: 8421 8421 O 0OO0 5 Ol 1 00016 0l10 ​​2 0010 7 0111 3 00118 1000 4 0100 9 1001 O problema surge de encontrar os meios mais eficientes para Obtendo 16.000 combinações binárias únicas no registro binário a partir da capacidade de endereço 80.000 do registrador 10. Um exame da tabela acima mostra que os 4 dígitos binários de cada ordem decimal são apenas necessários para contar de 0 a 9 enquanto sua capacidade binária é contar A 15. Assim, apenas 1016 dos 4 dígitos binários capacidades estão sendo utilizados. Numa imagem global, os 19 dígitos binários do registo 10 seriam capazes de 2 combinações diferentes se aplicados directamente ao registo de endereço de memória binária 15. Uma vez que o modo de codificação binário codificado foi utilizado no registo 10, o registo é Capaz de contar para apenas 80.000, que é aproximadamente 15 de suas capacidades de contagem binária. Outra inefiicicncy é aparente da tabela acima. Se fosse desejado traduzir o número decimal codificado binário contido no registrador 10 para a representação binária equivalente direta no registrador 15, seria necessário incluir circuitos lógicos para traduzir todos os dígitos binários de cada ordem decimal. Em um extremo, pode-se ver que o dígito binário de ordem mais elevada de cada ordem decimal é um binário para 8 das 10 possíveis combinações. O dígito binário de ordem mais elevada de cada ordem decimal divide as combinações totais possíveis em duas classes. Uma classe tendo l 5 as combinações eo outro cl. Ss 4 S as combinações totais. No outro extremo, aparente na tabela acima, é o dígito binário de ordem mais baixa de cada ordem decimal. Para cada outra combinação possível de dígitos binários, o dígito binário de ordem mais baixa é 0 ou 1. Pode-se ver que o dígito binário de ordem mais baixa de cada ordem decimal é exercido bastante extensivamente e divide as combinações de possíveis possíveis em dois pares iguais Sem redundância. Por esta razão, muito pouco seria obtido proporcionando circuitos de tradução complicados apenas para indicar que metade do tempo o dígito binário de ordem mais baixa será um estado estável e metade do tempo será do estado estável oposto. Na posição decimal de ordem mais alta (ITH), que é exigida apenas para contar até sete, não há dígitos binários ociosos, pois todos os dígitos binários são exercidos ao longo de sua contagem máxima. O binário codificado decimal e recursos binários diretos do dígito decimal de ordem mais alta são os mesmos. Não há ineficiência como foi o caso com outras ordens decimais contendo 4 dígitos binários, portanto, esses dígitos binários podem ser inseridos diretamente no registrador binário 15. Pelas razões acima mencionadas, o dígito binário de ordem mais baixa do T, H e TH e todos os dígitos binários das ordens decimais TTH são enviados directamente para o registo binário 15. I Com referência à FIG. 2 pode ser visto que se o dígito binário de ordem mais baixa de cada ordem decimal for desconsiderado, os três dígitos binários restantes assumirão cinco combinações diferentes. Isto significa que os três dígitos binários restantes de cada uma das ordens decimais T, - H e TH fornecerão permutações (5 5 5). Os sete dígitos binários que foram transferidos diretamente para o registrador binário 15 produzirão 2 ou 128 permutações diferentes e os dígitos binários restantes fornecerão 125 permutações, resultando em um total de 16.000 permutações desejadas ou endereços exclusivos (128x125). O problema permanece de converter os 9 dígitos binários das ordens T, H e TH do registro decimal codificado em binário 10 a 125 combinações binárias únicas. As 125 combinações binárias podem ser realizadas em sete linhas de saída. Por conseguinte, as nove linhas de entrada para o conversor 20 da FIG. 1 deve ser traduzido para sete linhas binárias da maneira mais importante. FIG. 3 mostra a maneira pela qual o tradutor 20 recebe nove dígitos binários do registo decimal binário codificado 10 e apresenta sete dígitos binários ao registo binário 15. As linhas de saída binárias do tradutor 20 são identificadas pelo registo binário 15 posições B7-B13. Um exame do dígito binário de ordem mais alta de cada uma das ordens decimais codificadas binárias dita as permutações possíveis que as linhas restantes podem assumir. Os dígitos binários de ordem mais alta de todas as ordens decimais a serem traduzidas podem assumir 8 possíveis combinações. Estas combinações são definidas pelos casos 1, 2, 3 e 4 ilustrados na FIG. 3. O caso 1 define a situação em que um binário 1 não está presente como 2. dígito binário de ordem mais elevada em qualquer uma das ordens decimais. O caso 2 define a situação em que uma das ordens decimais codificadas em binário contém um binário l no seu dígito binário de ordem mais elevada. O Caso 3 define a situação em que duas das possíveis três ordens decimais codificadas binárias contêm um 1 binário no seu dígito binário de ordem mais alta. O Caso 4 define a situação na qual um binário 1 aparece no dígito binário de ordem mais alta de todas as ordens decimais. Um exame da FIG. 2 mostrando as combinações de dígitos binários possíveis em cada ordem decimal quando o dígito de ordem mais baixa é desconsiderado mostra que se o dígito binário de ordem mais elevada é um binário 0 os dois dígitos binários restantes terão significado. De forma semelhante, é aparentemente evidente que se o dígito binário de ordem mais elevada é um binário 1, os dois dígitos binários restantes só podem ser binários 0. Isto constitui a base para gerar a matriz da FIG. 3 para o desenvolvimento do dispositivo de translação 20 da FIG. 1. Na discussão a seguir, em que os diferentes casos são mostrados, as ordens decimais são identificadas como anteriormente como T, H e TH, para representar respectivamente as ordens decimais s, 100s e 1000s. A designação de número para cada ordem decimal indica a posição do dígito binário dentro da ordem decimal designada. Uma barra na parte superior da ordem decimal e designação de dígito binário indica a ausência de um binário 1. Caso 1.Quando não há binário l em cada um dos dígitos decimais de ordem mais alta de todas as ordens decimais, a linha binária B13 é definida Para 0. O caso 1 representa a situação em que todos os dígitos binários restantes de cada uma das ordens decimais são significativos. Portanto, no caso 1, cada ordem decimal é capaz de assumir quatro combinações diferentes e, portanto, produzirá 4 ou 2 permutações diferentes. Linhas binárias B7-B12 lá irá produzir juntamente com B13, 64 combinações binárias exclusivas para o caso 1 situação. Caso 2. A situação do Caso 2 revela que pelo menos uma das ordens decimais contém um binário 1 no seu dígito binário de ordem mais alta. Neste caso, a linha binária B13 é definida como 1. As linhas binárias B11 e B12 são codificadas para identificar a ordem decimal que contém um binário 1 no seu dígito binário de ordem mais elevada. Quando H8 está presente, isto significa que os dígitos binários restantes na ordem H não têm significado. No entanto, neste caso, os dígitos binários restantes das ordens T e TH terão significado, uma vez que podem estar presentes. Para este caso particular quando H3 está presente, as linhas binárias 1311 e B12 são ambas definidas como 0 e as restantes linhas binárias B7-B10 assumem 4 ou 2 combinações únicas. As três situações possíveis do Caso 2 irão portanto produzir 161616 ou 48 combinações binárias únicas nas linhas binárias 137-1313. Caso 3. A situação do Caso 3 revela que apenas uma ordem decimal binária codificada pode ser capaz de produzir quatro combinações nas duas linhas de dígitos binários restantes. No caso 3, as linhas binárias Ell-B13 estão todas configuradas para l binário. As linhas binárias B9 e B10 são codificadas para indicar a ordem decimal codificada em binário que não contém um binário 1 no seu dígito binário de ordem mais elevada. Se duas das ordens decimais codificadas binárias contiverem um binário l em seu dígito binário de ordem mais alta, a ordem decimal codificada bnarial remanescente só pode assumir quatro possíveis combinações binárias. Portanto, cada uma das situações no Caso 3 produzirá 4 ou 2 combinações únicas nas linhas B7 e B8. A situação do Caso 3 produzirá, portanto, 444 ou 12 combinações binárias únicas nas linhas B7 313. Caso 4. A situação do Caso 4 indica que há um binário 1 no dígito binário de ordem mais alta de todas as ordens decimais codificadas em binário. Neste caso, os dois dígitos binários restantes de todas as ordens podem não ter qualquer gravidade. Dentro. As linhas binárias B9-B13 da situação do Caso 4 são todas definidas para 1 e as linhas binárias B7 e B8 são definidas para 0. A situação do Caso 4 produz assim apenas uma combinação binária nas linhas B74113. É agora evidente que as nove linhas binárias codificadas decimais produziram um total de 125 combinações binárias únicas nas linhas binárias B7-B13 (6448121). Uma vez que as sete linhas binárias levadas directamente para o registo binário 15 a partir do registo decimal binário codificado 10 podem produzir 128 combinações binárias únicas, obtivemos as desejadas 16 000 combinações binárias únicas (128 x 125). A partir da tabela na FIG. 3 é possível escrever uma equação booleana para cada uma das linhas binárias B74313. 6 Como exemplo, a equação booleana para a linha binária B13 seria: O mesmo tipo de equação booleana pode ser escrito para cada uma das outras linhas binárias B7B12. Uma simplificação de cada uma destas equações booleanas produzirá as equações mostradas abaixo: A FIG. 4 mostra os meios pelos quais cada permutação dos nove dígitos decimais codificados binários a serem traduzidos no conversor 20 produz uma combinação única de dígitos binários para apresentação ao registo binário 15. Uma série de circuitos AND e circuitos OR é fornecida com as entradas necessárias Para produzir as saídas lógicas nas linhas binárias 137-313, conforme definido pelas equações booleanas acima. Será evidente para os especialistas na técnica que as 16 000 combinações binárias únicas inseridas no registo binário 15 não produzem uma quantidade numérica igual à quantidade numérica no registo codificado binário 10. É também evidente, no entanto, que cada uma das diferentes Endereço decimal codificado binário apresentado à unidade de memória irá definir as necessárias 16.000 posições únicas na memória. Não é importante que locais de memória adjacentes sejam relacionados por uma diferença de um único endereço. O único requisito é que cada endereço decimal binário codificado irá definir uma posição única na memória. Sente-se que este conceito inventivo fornece os meios os mais simples e os mais econômicos sempre alcançados em um decimal binário codificado ao conversor binário address address binário direto. Seria possível prolongar a teoria desta invenção para proporcionar 80 000 combinações binárias únicas para os 80 000 endereços decimais codificados binários possíveis. Isto poderia ser conseguido tomando novamente sete linhas directamente a partir do registo decimal binário codificado 10 para o registo binário 15. Neste caso particular, a ordem decimal das unidades apresentaria o seu dígito binário de ordem inferior directamente para o registo binário 15. Uma tabela semelhante a O ilustrado na FIG. 3 poderia ser configurado pelo que os três dígitos binários restantes das ordens decimais U, T, H e TH poderiam ser traduzidos com base na presença ou ausência de um binário 1 no dígito binário de ordem mais elevada das quatro ordens decimais codificadas em binário. Neste caso, teríamos 2 ou 128 combinações binárias exclusivas apresentadas diretamente ao registrador binário 15 e teriam 5 5 5 5 permutações diferentes das linhas remanescentes. Seria possível através da lógica da tabela mostrada na FIG. 3 e uma lógica adicional à mostrada na FIG. 4 para produzir 625x 128 ou 80.000 combinações binárias exclusivas. Isto exigiria que as 12 linhas de entrada para o conversor 20 produzissem saídas em 10 linhas binárias para o registo binário 15. Seria também possível obter 80 000 combinações binárias únicas a partir da forma de realização mostrada usando novamente o conversor 20 para produzir 7 linhas binárias a partir de 9 dígitos binários codificados decimais para dar combinações no registrador 15. Neste caso, 10 linhas seriam tomadas diretamente do registrador decimal codificado binário 10 para o registrador binário 15. Essas 10 linhas poderiam incluir todos os dígitos da ordem TTH, o dígito binário de menor ordem de As três ordens decimais a serem traduzidas e todos os dígitos binários de uma das ordens decimais. Esta tradução não seria tão eficiente quanto a anteriormente discutida. Seria produzido um endereço binário em 17 linhas binárias para ser apresentado à matriz de comutação. As 17 linhas binárias são capazes de produzir 131 072 combinações únicas. Como apenas 80.000 são necessários, isso reduz as capacidades máximas das 17 linhas binárias. O mesmo tradutor 20 poderia também ser utilizado efliciently para converter um número decimal codificado binário máximo de 1.000, requerendo três ordens decimais, para 1.000 combinações binárias exclusivas. Neste caso, o dígito binário de ordem mais baixa de todas as três ordens decimais seria transferido directamente para um registo binário 15 e as restantes 9 linhas seriam traduzidas para 7 linhas binárias dando as 10 linhas binárias necessárias para registar. Embora a invenção tenha sido particularmente ilustrada e Descrito com referência a uma sua forma de realização preferida, será entendido pelos especialistas na técnica que as alterações anteriores e outras na forma e detalhes podem ser feitas na mesma sem se afastarem do espírito e do âmbito da invenção. Processo para traduzir um número decimal codificado em binário de ordem múltipla contido num primeiro registo para uma combinação binária reta numa pluralidade de ordens de um segundo registo compreendendo meios que ligam directamente pelo menos um dígito binário a partir de cada ordem decimal a ser traduzida Do referido primeiro registo a uma ordem predeterminada correspondente do referido segundo registo e meios que respondem a cada permutação dos dígitos binários remanescentes das referidas ordens decimais codificadas binariamente para serem traduzidos para inserir uma combinação única de dígitos binários nas ordens restantes do referido segundo registo . 2. Um sistema para traduzir um número decimal codificado binário de várias ordens contido num primeiro registo para uma combinação binária reta numa pluralidade de ordens de um segundo registo compreendendo, meios que ligam directamente pelo menos o dígito binário de ordem inferior de cada ordem decimal a Ser traduzido do dito primeiro registo para uma ordem predeterminada correspondente do dito segundo registo e meios que respondem a cada permutação dos dígitos binários restantes das ditas ordens decimais codificadas binariamente a serem traduzidas para inserir uma combinação única de dígitos binários nas ordens restantes do dito Segundo registro. 3. Um sistema para traduzir um número decimal codificado binário de várias ordens contido num primeiro registo para uma combinação binária recta numa pluralidade de ordens de um segundo registo compreendendo, meios que ligam directamente pelo menos o dígito binário de ordem inferior de cada ordem decimal a Ser traduzido do referido primeiro registo para uma ordem predeterminada correspondente do referido segundo registo e meios lógicos que respondem à presença ou ausência de binários no dígito binário de ordem mais elevada de cada uma das ordens decimais a serem traduzidas para inserir uma combinação única de binário Dígitos nas ordens restantes do referido segundo registo. 4. Um sistema de translação de acordo com a reivindicação 3, em que os referidos meios lógicos incluem meios que respondem à ausência de binários no dígito binário de ordem mais elevada de todas as ordens decimais codificadas binariamente a serem traduzidas para inserir um dígito binário predeterminado numa ordem predeterminada Do referido segundo registo e meios que respondem a cada permutação dos dígitos binários remanescentes das referidas ordens decimais codificadas binariamente para serem traduzidos para inserir uma combinação única de dígitos binários nas ordens restantes do referido segundo registo. 5. Um sistema de tradução de acordo com a reivindicação 3, em que os referidos meios lógicos incluem meios que respondem à presença de um binário no dígito binário de ordem mais elevada de apenas uma das ordens decimais codificadas binariamente a serem traduzidas para inserir um dígito binário predeterminado num Das ordens do referido segundo registo e para inserir uma pluralidade de dígitos binários numa correspondente pluralidade de ordens do referido segundo registo que identifica a ordem decimal codificada binária particular que contém um binário no dígito binário de ordem mais elevada e meios que respondem a cada permutação Dos dígitos binários remanescentes das referidas ordens decimais codificadas binárias a serem traduzidas que não contêm um binário no dígito binário de ordem mais elevada para inserir uma combinação única de dígitos binários nas ordens restantes do referido segundo registo. 6 - Sistema de translação de acordo com a reivindicação 3, caracterizado pelo facto de o dito meio lógico incluir meios que respondem à ausência de um binário no dígito binário de ordem mais elevada de apenas uma das ordens decimais codificadas binariamente a serem traduzidas para inserir um dígito binário predeterminado numa Pluralidade de ordens predeterminadas do referido segundo registo e para inserir numa pluralidade de ordens do referido segundo registo uma combinação de dígitos binários que identificam a ordem decimal codificada binária que não contém um binário no dígito binário de ordem mais elevada e meios que respondem a cada Permutação dos dígitos binários remanescentes da referida ordem decimal codificada binária a ser traduzida que não contém um binário no dígito binário de ordem mais elevada para inserir uma combinação única de dígitos binários nas ordens de remanejamento do referido segundo registo. 7. Um sistema de tradução de acordo com a reivindicação 3, em que o dito meio lógico inclui meios que respondem à presença de um binário no dígito binário de ordem mais elevada de todas as ordens decimais codificadas binariamente a serem traduzidas para inserir uma combinação única de dígitos binários no Restantes ordens do referido segundo registo. Referências Citado no arquivo desta patente PATENTES DOS ESTADOS UNIDOS 2.860.831 Hobbs 18 de novembro de 1958 2.864.557 Hobbs 16 de dezembro de 1958 2.866.184 Grey 23 de dezembro de 1958 3.008.638 Handles 14 de novembro de 1961 PATENTES ESTRANGEIRAS IBM Technical Disclosure Bulletin, . 2, No. 6, Abril de 1960, p. 46, (2) Vol. 3, No. 1, Junho de 1960, p. 56. codificado binário decimal O decimal codificado em binário (BCD) é um sistema de números de escrita que atribui um código binário de quatro dígitos a cada dígito de 0 a 9 num número decimal (base-10). O código BCD de quatro bits para qualquer dígito de base 10 específico é a sua representação em notação binária, da seguinte forma: 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 Números maiores do que 9, tendo Dois ou mais dígitos no sistema decimal, são expressos dígito a dígito. Por exemplo, a capitulação BCD do número base-18 1895 é 0001 1000 1001 0101 Os equivalentes binários de 1, 8, 9 e 5, sempre em um formato de quatro dígitos, vão da esquerda para a direita. A representação BCD de um número não é a mesma, em geral, como sua representação binária simples. Em forma binária, por exemplo, a quantidade decimal 1895 aparece como Outros padrões de bits são algumas vezes usados ​​em formato BCD para representar caracteres especiais relevantes para um sistema particular, como sinal (positivo ou negativo), condição de erro ou condição de estouro. O sistema BCD oferece relativa facilidade de conversão entre números legíveis por máquina e legíveis por humanos. Em comparação com o sistema binário simples, no entanto, BCD aumenta a complexidade do circuito. O sistema BCD não é tão utilizado hoje como era há algumas décadas, embora alguns sistemas ainda empregam BCD em aplicações financeiras. Este foi atualizado pela última vez em agosto de 2017 Continue Reading Sobre codificado em binário decimal Termos relacionados centimeter (cm) O centímetro (abreviatura, cm) é uma unidade de deslocamento ou comprimento no sistema de unidades cgs (centimetergramsecond). Ver análise de dados de definição completa (DA) A análise de dados (DA) é a ciência de examinar dados brutos com o objetivo de tirar conclusões sobre essa informação. Veja a definição completa milímetro (mm, milímetro) Um milímetro (abreviado como mm e às vezes escrito como milímetro) é uma pequena unidade de distância de comprimento no sistema métrico. Ver definição completaDecimal codificado em binário Ou BCD BCD ou decimal binário-codificado é um tipo especial de representação de um número decimal em números binários. No decimal codificado em binário cada dígito individual de um número é convertido em um número binário e, em seguida, combinando-os todos, o código BCD é gerado. Mas lembre-se sempre que um decimal binário-codificado não é uma representação binária de um número decimal. O decimal BCD ou codificado em binário do número 15 é 00010101. O 0001 é o código binário de 1 e 0101 é o código binário de 5. Qualquer número decimal único 0-9 pode ser representado por um padrão de quatro bits. O procedimento de codificação de dígitos é chamado Natural BCD (NBCD). Onde cada dígito decimal é representado pelo seu correspondente valor binário de quatro bits. Geralmente há 2 tipos de BCD: desempacotado e embalado. Desembalado BCD: No caso de números BCD desembalados, cada grupo BCD de quatro bits correspondente a um dígito decimal é armazenado num registo separado dentro da máquina. Em tal caso, se os registradores são oito bits ou mais, o espaço de registro é desperdiçado. Packed BCD: In the case of packed BCD numbers, two BCD digits are stored in a single eight-bit register. The process of combining two BCD digits so that they are stored in one eight-bit register involves shifting the number in the upper register to the left 4 times and then adding the numbers in the upper and lower registers. There is the another one which is not really considered as BCD: Invalid BCD: There are some numbers are not considered as BCD. They are 1010, 1011, 1100, 1101, 1110, 1111. Differences Between BCD And Simple Binary Representation In simple binary representation of any number we just convert the whole number into its binary form by repeteadly dividing 2 again and again. But in the case of BCD, we need not to do this. If anyone knows the binary representation of the numbers 0 to 9, heshe can make a BCD code of any number because, in BCD, we just convert each individual digit of any number to binary and then write them together. In the case of 946 . the binary representation of this number is 01110110010. Here we convert the total number into its binary form. But when we form the BCD code of the number 946, thatll be Use Of Binary-Coded Decimal The use of BCD can be summarized as follows: BCD takes more space and more time than standard binary arithmetic. It is used extensively in applications that deal with currency because floating point representations are inherently inexact. Database management systems offer a variety of numeric storage options Decimal means that numbers are stored internally either as BCD or as fixed-point integers BCD offers a relatively easy way to get around size limitations on integer arithmetic. How many bits would be required to encode decimal numbers 0 to 9999 in straight binary and BCD codes What would be the BCD equivalent of decimal 27 in 16-bit representation Total number of decimals to be represented10 000104 213 29. Therefore, the number of bits required for straight binary encoding 14. The number of bits required for BCD encoding 16. The BCD equivalent of 27 in 16-bit representation 0000000000100111 . Find a decimal number which can be represented with 1s only and no 0s in binary, and takes 4 bits in binary. In other words, if you convert that decimal number into binary, it cannot be like 10101 which does contain 0s. It should only contain a certain number of 1s. Submit your answer as the sum of digits of the binary-coded decimal of that decimal number. For binary-coded decimal, read the wiki Binary-Coded Decimal. Submit your answer